基于FPGA改进的多周期同步采样测量方法

分析了交流同步采样的基本原理、适用范围以及优点与不足，同时提出了一种多周期同步采样新方法，以达到快速测量场合下高速、高准确度的测量要求。该方法能够在基频偏离工频时有效实现采样窗口与被测周期的同步，可在每10个周波实现电网参数的高准确度测量，理论准确度达到0.2‰。给出了具体的硬件配置，仿真实验结果表明新方法相对于传统方法准确度更高，计算误差更小。基于FPGA实现高速逻辑控制，并且通过QUARTUS II 9.0进行设计以验证算法在实际硬件当中的可靠性，为在线监测中参量采集提供必要的依据。

汤士明[1]　张广明[1]　王德明[1]　熊杰峰[2]　邱　鹏[1]/1.南京工业大学自动化与电气工程学院　2.江苏省电力公司电力科学研究院

汤士明/硕士研究生

关键词/Keywords
多周期同步采样·
电力参数·
交流采样·
准确度分析·

频率是电力系统的主要参数。电力系统的频率一方面作为实施安全稳定控制的重要状态反馈量，要求能够实时重构；另一方面作为电能质量的指标，需要动态监测。在线监测技术包括三要素：数据采集、数据处理和分析以及处理意见与决策。其中数据采集是在线监测技术的基础，体现了数据采集这一要素的准确性和可靠性。

由于交流采样能够对被测量的瞬时值进行采样，因而实时性好、相位失真小。在电力系统在线监测技术和微机继电保护装置中，为了避免较大的测量误差和频谱泄漏，通常采用同步采集技术以满足数据采集的可靠性和准确性，需要对电网频率进行测量和跟踪。因此，频率跟踪成为电力系统运行控制的重要技术。

国家自然基金(51277092)，江苏省自然科学基金项目（BK20130938）。

同步采样

1. 软件同步

在周期电气信号的微机测量中，目前普遍采用交流采样，并多采用软件同步采样，即用软件方法确定采样时刻。当软件同步采样时，由于各种原因采样时间间隔不完全一致，并存在同步误差，影响测量准确度，限制了其在高准确度测量中的应用。为此提出了多种方法来减小因同步误差产生的测量误差。但这些方法均未考虑采样间隔不均匀对测量的影响，且大多处理过程复杂，难以满足实时性、高准确度要求。

2. 硬件同步

硬件同步电路有多种形式，常见的如锁相环同步电路等。目前，硬件同步电路一般都能较准确地发出同步采样脉冲信号，从而能较准确地实现采样周期与电网周期的同步。但由于CPU对中断的响应时间有一定的随机性和分散性，同时采样时间间隔往往并不完全一致，故采样算法的好坏直接关系到测量的准确度。在硬件同步采样系统中，中断响应时间分散性引起的同步误差成为影响同步准确度的主要因素。随着电子器件的高速发展以及成本的不断降低，硬件同步技术将受到高准确度采样场合的亲赖。

多周期同步采样

1. 同步误差分析

设M点数据的实际采样时刻为t_0，t_1，…，t_{M-1}；理想同步采样时刻为t_0^s，t_1^s，…，t_{M-1}^s。实际采样时刻与理想采样

中国知网　https://www.cnki.net

时刻误差为

$$\Delta T_i = t_i - t_i^s \quad i = 0, 1, \cdots, M-1 \tag{1}$$

如果所有的ΔT都为0，则称为理想情况下的同步采样；否则存在同步误差，定义同步误差表达式为

$$\Delta T_i = (t_{M-1} - t_0) - T \tag{2}$$

同步误差是造成傅里叶变化谐波分析频谱泄漏的根本原因，不同步越小，谐波分析准确度越高。

文献[1]给出了同步法在单周期和多周期下的两种典型应用和在不同情况下的测量方法。为了减少同步误差，文献[2]提出了一种多周期同步法，它通过测量被测信号数个周期的时间，换算得出被测信号的频率，可兼顾低频信号与高频信号；该方法具有测频速度较慢以及无法满足高速和高准确度测频要求的缺点。为了解决上述矛盾，本文提出了一种新型高速、高准确度和连续测频的方法。该方法采用FPGA生成的100 MHz高频脉冲以实现采样的硬件同步，同时也可以实现10个周波内数据的动态刷新。

2. 改进的新型多周期同步采样

本文提出的多周期同步采样是一种硬件同步采样技术，可实现整数倍周波信号内的均匀采样。其硬件原理如图1所示，将被测非正弦信号通过带通滤波和过零比较器整形后送入FPGA，由FPGA生成同步采样控制信号实现A－D同步采样。



图1 多周期同步采样硬件原理

其测量原理如图2所示，以p个工频周期信号作为参考闸门信号，经电网信号上升沿同步后生成实际闸门信号，将频率较高的标频信号（100 MHz）作为填充脉冲，对实际闸门进行计数得到N，由式（3）得到采样模值M，进而输出下一个测量区间的同步采样控制信号，即

$$M = \frac{N}{pS} \tag{3}$$

式中，S为每周波采样点数。



图2 多周期同步采样测量原理

设标频信号的频率和周期分别为f_0、T_0，被测工频信号周期的实际值和测量值分别为T_x、T_x'，采样窗口长度为p个工频周期，则

$$T_x' = \frac{NT_0}{p} \tag{4}$$

被测信号周期的绝对误差为

$$\mathrm{d}T_x' = \left|T_x' - T_x\right| = \frac{T_0}{p\mathrm{d}N} \tag{5}$$

式中，$\mathrm{d}N = \pm 1$。

其相对误差为

$$\frac{\mathrm{d}T_x'}{T_x} \approx \frac{\mathrm{d}T_x'}{T_x'} = \frac{1}{N} \tag{6}$$

由式（6）可知，被测工频信号的周期误差与脉冲计数值N有关，标频信号频率f_0越高，p值越大，误差越小。

同时10个周波采样2 048点也为后期的快速傅里叶变换（FFT）谐波分析提供了优势，FFT最基本的原理是基于二分法的算法发展而来，而且是相当严格的二分，因为2 048是2的整数次方，所以FFT减少了误差，同时运算高效、实时性好。当信号频率和采样频率不一致时，使用该方法会产生频谱泄漏效应和栅栏效应，使算出的电气信号不准确，尤其是相位的误差很大。本文提出的新型多周期同步采样对频率跟踪信号过程流程如图3所示。

3. 硬件配置和实现步骤

图4给出了多周期同步采样测量方法具体实现的硬件配置方案。该配置方案具体实现步骤

中国知网 https://www.cnki.net



图3　频率跟踪过程流程



图4　改进测量方法硬件配置

如下。

1）电压互感器和电流互感器：用于实现电气隔离和信号变换，具体选择时需要考虑互感器的带宽、线性度和准确度。

2）8路同步采样芯片AD7606：16位AD，在同步采样控制下，实现电压和电流同步采样。

3）带通滤波和过零比较器：非正弦信号通过由通用运放LM258实现的二阶带通滤波电路提取出基波分量，将该分量经LM293实现的过零比较电路生成被测信号送入FPGA。

4）FPGA：由CYCLONEII系列EP2C8Q208C8实现同步采样控制和16位FIFO（与DSP交互数据）。

5）FPGA中的同步采样控制根据采样数值调整输出控制信号，改变采样频率。

6）DSP：在浮点TMS320F28335中，将FIFO存放的电压采样信号和电流采样信号送给DSP。

仿真实验

假设相邻两个10周波的采样区间基波频率不变，图5给出的是在基波频率为49.5～50.5 Hz、步进为0.000 1 Hz、$p=8$以及$f_0=100$ MHz时，采用多周期同步采样时10个周波的同步误差（万分之一）。由图5可见，10个周波的同步误差小于0.02‰。不同频率下的参数相对误差如表1所示，传统方法和改进方法的幅值和相位的仿真结果如表2和表3所示。



图5　多周期同步采样同步误差

表1　不同频率下的参数相对误差

m	F_m/Hz	传统方法误差（%）	F_m/Hz	改进方法误差（%）
1	50	0.151	49.988	−0.002 4
2	100	0.125	99.983	−0.017
3	150	0.114	149.972	−0.019
4	200	0.171	199.700	−0.015
5	250	0.171	249.883	−0.046
6	300	0.18	299.884	−0.052
7	350	0.176	349.886	−0.039
8	400	0.121	399.893	−0.028
9	450	0.113	449.879	−0.024
10	500	0.155	495.22	−0.009 6

表2　传统方法测量幅值、相位的仿真结果

m	幅值 A_m	误差 ε（%）	相位 φ_m（°）	误差 ε（°）
1	100.02	0.02	10.12	0.12
2	4.95	−0.96	30.64	0.64
3	9.98	−0.25	60.64	0.64
4	3	−0.06	91.79	1.79
5	10.01	−0.1	120.98	0.98
6	7.99	−0.13	1 541.23	1.23
7	5.98	−0.36	181.59	1.59
8	5.02	0.4	251.66	1.66
9	2.02	1.09	321.68	1.68

中国知网　https://www.cnki.net

表3 改进的多周期同步采样测量幅值、相位的仿真结果

m	幅值 A_m	误差 ε (%)	相位 φ_m (°)	误差 ε (°)
1	100.003	0.01	10.09	0.09
2	4.995	−0.08	30.21	0.21
3	9.998	−0.02	60.28	0.28
4	3	−0.01	90.46	0.46
5	9.997	−0.01	120.5	0.46
6	8.001	0.01	150.6	0.56
7	6.002	−0.03	180.7	0.67
8	4.991	0.03	250.8	0.75
9	2.001	0.09	320.8	0.83

表中，m表示基波和对应的谐波次数。从表1～表3中可以看出，当采用本文的多周期同步采样测量方法时，频率、幅值和相位的相对误差都要比传统的同步测量方法显著降低。频率准确度在0.06%以内，幅值准确度在0.1%以内，相位准确度在1°以内。

基于Quartus硬件仿真

当FPGA软件开发Quartus9.0平台上软、硬仿真的结果满足设计要求时，通过编译将程序写进芯片，实现本文设计的功能，仿真波形如图6所示。图中，clk为时钟信号；clr为复位信号；FSCON为转换信号；unclk为待测波形频率；ena为闸门信号；T为所赋予的模值；ADBUSY为状态信号；RD为读信号；FIFOWR为写信号。其中unclk＝50 Hz，clk＝100 MHz，$T=M=9\ 760$，理论输出采样频率$f_s=f_{clk}/M=102\ 459$ Hz，则理论绝对误差$\Delta f_s=|f_s-2\ 048\text{unclk}|=6$ Hz，相对误差$\eta_f=\Delta f_s/2\ 048\text{unclk}=0.01\%$，实际在硬件中仿真时误差为0.057%。

图6 基于Quartus多周期同步采样仿真

改进的多周期同步采样测量方法在实际硬件中运行的情况如表4所示。由波形可以得知，数据能够稳定的传输，说明多周期采样方法具有正确性。另一方面，考虑到实际情况，由于其他各种原因的干扰，实际硬件仿真准确度要小于理论仿真准确度，但是测量准确度仍然相当高，满足一些需要高准确度场合的应用。

表4 改进的多周期同步采样方法在硬件中部分实际运行结果

unclk/Hz	M值	f_s/Hz	绝对误差	相对误差 (%)
49.5	9 860	101 420	56	0.055
49.6	9 840	101 626	54	0.053
49.7	9 820	101 833	53	0.052
49.8	9 800	102 040	50	0.049
49.9	9 780	102 145	46	0.045
50	9 760	102 459	59	0.057

结束语

本文提出的改进方法能最大限度地减小误差，显著提高同步准确度。硬件同步的准确度最高，可用于高准确度测量，但它要求采样装置具备专用同步电路。软件同步只需要电网频率跟踪测量环节，其同步准确度可满足一般测量需要，采用本文提出的改进方法后则可进行较高准确度的测量。本文所提方法具有实现简单、应用范围广、给计算机增加的工作量小以及能显著提高测量准确度的优点。仿真分析和科研实践证实了其可行性和有效性。这些思想和方法对微机采样装置及数据采集系统的软、硬件设计具有借鉴和参考价值。

参考文献

[1] 王柏林，刘华．用准同步离散Hilbert变换测量无功功率 [J]．电测与仪表，2003，40 (12)：13-15.

[2] 张志文，王承林，王伟，等．新型多周期同步和倍频锁相的频率跟踪技术 [J]．电力系统及其自动化学报，2009，21 (5)：119-123.

(收稿日期：2014－04－14) EA

中国知网 https://www.cnki.net